ELECTRIC FIELD LIGHT EMISSION DISPLAY DEVICE AND ITS DRIVING METHOD

Publication number: JP10214060 Publication date: 1998-08-11

Inventor: YAMADA

YAMADA HIROYASU; SHIOTANI MASAHARU

Applicant: CASIO COMPUTER CO LTD

Classification:

- international: H05B33/08; G09G3/20; G09G3/30; H01L51/50; H05B33/02;

G09G3/20; G09G3/30; H01L51/50; (IPC1-7): G09G3/30;

H05B33/08


- European:

Application number: JP19970027323 19970128 Priority number(s): JP19970027323 19970128

Report a data error here

Abstract of JP10214060

PROBLEM TO BE SOLVED: To provide the driving method for the electric field light emission display device which can make a gradational display with controllability and be driven with low power consumption. SOLUTION: One frame period of the electric field light emission device which has electric field light emission elements arranged in matrix and selection transistors and driving transistors of the electric field light emission elements connected is divided into eight subframes 1 to 8. Those subframes are so set that they consist of different display discharge times Ton by the respective subframes 1 to 8 and an address period Tadd of the same time among all the subframes 1 to 8. Consequently, total light emission times by pixels can be made different according to whether pixels are selected in the eight subframes 1 to 8, thereby enabling gradational representation.



Data supplied from the esp@cenet database - Worldwide

Derived from 10 applications

1 ACTIVE MATRIX ELECTROLUMINESCENT DISPLAY DEVICE AND A DRIVING

METHOD THEREOF

Inventor: YAMADA HIROYASU (JP); SHIOYA MASAHARU Applicant: CASIO COMPUTER CO LTD (JP)

(JP)

EC: G09G3/20G2; G09G3/20G6F; (+3) **IPC:** G09G3/32; H05B33/00; G09G3/36 (+8)

Publication info: CA2249592 A1 - 1998-07-30 **CA2249592 C** - 2002-05-21

2 ELECTROLUMINESCENT DISPLAY DEVICE AND DRIVING METHOD THEREOF

Inventor: HIROYASU YAMADA (JP); MASAHARU SHIOYA Applicant: CASIO COMPUTER CO LTD

EC: G09G3/20G2; G09G3/20G6F; (+3) **IPC:** G09G3/32; H05B33/00; G09G3/36 (+7)

Publication info: CN1151483C C - 2004-05-26 **CN1216135 A** - 1999-05-05

3 ACTIVE MATRIX ELECTROLUMINESCENT DISPLAY DEVICE AND A DRIVING

METHOD THEREOF

Inventor: YAMADA HIROYASU (JP); SHIOYA MASAHARU Applicant: CASIO COMPUTER CO LTD (JP)

(JP)

EC: G09G3/20G2; G09G3/20G6F; (+3) **IPC:** G09G3/32; H05B33/00; G09G3/36 (+7)

Publication info: EP0906609 A1 - 1999-04-07

4 ELECTRIC FIELD LIGHT EMISSION DISPLAY DEVICE AND ITS DRIVING

METHOD

Inventor: YAMADA HIROYASU; SHIOTANI MASAHARU Applicant: CASIO COMPUTER CO LTD

IPC: H05B33/08; G09G3/20; G09G3/30 (+7)

Publication info: JP10214060 A - 1998-08-11

5 ELECTRIC FIELD LUMINESCENT DISPLAY DEVICE AND DRIVING METHOD

THEREFOR

Inventor: YAMADA HIROYASU; SHIOTANI MASAHARU Applicant: CASIO COMPUTER CO LTD

EC: IPC: G09G3/30; G09G3/20; H01L51/50 (+4)

Publication info: JP10232649 A - 1998-09-02

6 DISPLAY DEVICE AND DRIVING METHOD THEREFOR

Inventor: YAMADA HIROYASU; SHIOTANI MASAHARU Applicant: CASIO COMPUTER CO LTD

EC: IPC: G09G3/36; G09G3/20; G09G3/30 (+7)

Publication info: JP10319909 A - 1998-12-04

7 DISPLAY DEVICE AND ITS DRIVING METHOD

Inventor: YAMADA HIROYASU; SHIOTANI MASAHARU Applicant: CASIO COMPUTER CO LTD

EC: IPC: G09G3/30; G09G3/20; H01L51/50 (+4)

Publication info: JP10333641 A - 1998-12-18

8 An electroluminescent display device and a driving method thereof

Inventor: YAMADA HIROYASU (JP); SHIOTANI MASAHARU Applicant: CASIO COMPUTER CO LTD (JP)

(JP)

EC: G09G3/20G2; G09G3/20G6F; (+3) **IPC:** *G09G3/32; H05B33/00*; *G09G3/36* (+7)

Publication info: TW441136B B - 2001-06-16

9 Electroluminescent display device and a driving method thereof

Inventor: YAMADA HIROYASU (JP); SHIOYA MASAHARU Applicant: CASIO COMPUTER CO LTD (JP)

EC: G09G3/20G2; G09G3/20G6F; (+3)

IPC: G09G3/32; H05B33/00; G09G3/36 (+6)

Publication info: US5990629 A - 1999-11-23

10 ACTIVE MATRIX ELECTROLUMINESCENT DISPLAY DEVICE AND A DRIVING

METHOD THEREOF

Inventor: YAMADA HIROYASU; SHIOYA MASAHARU Applicant: CASIO COMPUTER CO LTD (JP)

EC: G09G3/20G2; G09G3/20G6F; (+3) **IPC:** *G09G3/32; H05B33/00*; *G09G3/36* (+7)

Publication info: WO9833165 A1 - 1998-07-30

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-214060

(43)公開日 平成10年(1998) 8月11日

(51) Int.Cl.⁶ G 0 9 G 識別記号

FΙ

G 0 9 G 3/30

H 0 5 B 33/08

K

H 0 5 B 33/08

3/30

審査請求 未請求 請求項の数12 FD (全 10 頁)

(21)出願番号

(22)出願日

特願平9-27323

(71)出願人 000001443

カシオ計算機株式会社

東京都渋谷区本町1丁目6番2号

平成9年(1997)1月28日

(72)発明者 山田 裕康

東京都青梅市今井3丁目10番地6 カシオ

計算機株式会社青梅事業所内

(72)発明者 塩谷 雅治

東京都青梅市今井3丁目10番地6 カシオ

計算機株式会社青梅事業所内


(74)代理人 弁理士 杉村 次郎

(54) 【発明の名称】 電界発光表示装置およびその駆動方法

(57)【要約】

【課題】 制御性の良い階調表示が行え、低消費電力動作が可能な電界発光表示装置の駆動方法を提供する。

【解決手段】 電界発光素子がマトリクス状に配置され、この電界発光素子の選択トランジスタと駆動トランジスタとが接続された電界発光表示装置の1フレーム期間を8つのサブフレームに分割する。これらサブフレームは、それぞれのサブフレームで異なる表示放電時間Tonと、全サブフレームで同一時間のアドレス期間Taddと、からなるように設定されている。このため、8つのサブフレームのそれぞれで、画素が選択されたか選択されないかにより、画素毎の発光合計時間を異にすることができ、階調表現が可能となる。



【特許請求の範囲】

【請求項1】 それぞれ一対の電極を有し、電圧の印加 に応じて発光する複数の電界発光素子と、

前記各電界発光素子の前記一対の電極の一方のそれぞれ に接続され、各アドレス期間に、接地電圧或いは一定電 圧値の駆動電圧のいずれか一方を、前記各アドレス期間 に対応した各発光設定期間に発光すべき電界発光素子 に、出力する複数の第1スイッチング回路と、

前記各電界発光素子の前記一対の電極の他方のそれぞれ に接続され、前記各発光設定期間に、前記接地電圧或い は前記駆動電圧の他方を、前記全電界発光素子に出力す る第2スイッチング回路と、

を具備することを特徴とする電界発光表示装置。

【請求項2】 前記電界発光素子はマトリクス状に配列され、1フレーム期間は、前記複数のアドレス期間と、各アドレス期間にそれぞれ対応し且つ互いに異なる長さの時間である複数の発光設定期間と、からなることを特徴とする請求項1記載の電界発光表示装置。

【請求項3】 前記第1スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が接地或いは前記駆動電圧のいずれか一方を出力する駆動電源に接続された駆動トランジスタと、を備えることを特徴とする請求項1または請求項2に記載の電界発光表示装置。

【請求項4】 前記走査電圧および前記信号電圧は、それぞれの特性に応じたオン/オフの2値信号であることを特徴とする請求項3記載の電界発光表示装置。

【請求項5】 前記第2スイッチング回路には、オン/オフの2値信号が入力されることを特徴とする請求項1 ~請求項4のいずれかに記載の電界発光表示装置。

【請求項6】 前記各発光設定期間の時間の長さの比率は、それぞれ2のn乗(nは0以上の整数)のいずれかであることを特徴とする請求項1~請求項5のいずれかに記載の電界発光表示装置。

【請求項7】 電圧の印加に応じて発光する複数の電界 発光素子を有する電界発光表示装置の駆動方法におい て、

1フレーム期間が、それぞれ任意の前記電界発光素子を 選択する、複数のアドレス期間を備え、且つそれぞれの 前記アドレス期間の後に、当該アドレス期間で選択され た前記電界発光素子に駆動電圧を供給する、互いに異な る長さの時間に設定された駆動電圧供給期間を備えるこ とを特徴とする電界発光表示装置の駆動方法。

【請求項8】 前記複数の電界発光素子は、それぞれー 信号ラインYnから供給されるようになっている。図1 対の電極を有し、前記複数の電界発光素子の前記一対の 1は、このように書き込まれた駆動TFT2の、ゲート 電極の一方はそれぞれに対応した複数の第1スイッチン 50 電圧(Vg)とチャネル抵抗との関係、所謂電界効果ト

グ回路に接続され、前記複数の電界発光素子の前記一対の電極の他方はそれぞれ第2スイッチング回路に接続され、前記第1スイッチング回路は、前記各アドレス期間毎に前記電界発光素子を選択して接地電圧或いは一定電圧値の駆動電圧のいずれか一方を出力し、前記第2スイッチング回路は、前記各アドレス期間に応じて選択された電界発光素子を前記各アドレス期間に対応する前記駆動電圧供給期間に前記接地電圧或いは前記駆動電圧のいずれか他方を出力することを特徴とする請求項7に記載

【請求項9】 前記第1スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され、信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、ドレイン電極が前記電界発光素子に接続され、ソース電極が前記接地電圧或いは前記駆動電圧の一方を入力する駆動トランジスタと、を備えることを特徴とする請求項8記載の電界発光表示装置の駆動方法。

の電界発光表示装置の駆動方法。

【請求項10】 前記走査電圧、前記信号電圧および前記第2スイッチング回路は、それぞれの特性に応じたオン/オフの2値信号が入力されることを特徴とする請求項9記載の電界発光表示装置の駆動方法。

【請求項11】 前記電界発光素子はマトリクス状に配列され、前記1フレーム期間は、前記アドレス期間と駆動電圧供給期間とが交互に設定されることを特徴とする請求項7~請求項10のいずれかに記載の電界発光表示装置の駆動方法。

【請求項12】 前記各駆動電圧供給期間の時間の長さの比率は、それぞれ2のn乗(nは0以上の整数)のいずれかであることを特徴とする請求項7~請求項11のいずれかに記載の電界発光表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は電界発光表示装置 およびその駆動方法に関し、さらに詳しくは、エレクト ロルミネッセンス発光を行う表示装置の駆動方法に関す る。

[0002]

【従来の技術】従来、図10に示すような、1画素に2つの薄膜トランジスタ(以下、TFTという)を備えた構造の有機ELディスプレイ(電界発光表示装置)がある。この有機ELディスプレイにおいては、同図に示すように、有機EL素子1と直列に繋がる駆動TFT2のチャネル抵抗を、そのゲートバイアスを選択TFT3が書き込むことで階調表示させていた。ここで、選択TFT3が走査ラインXmで選択されると、書き込む信号が信号ラインYnから供給されるようになっている。図11は、このように書き込まれた駆動TFT2の、ゲート

3

ランジスタ(FET)の静特性を示すグラフである。図 12は、1画素における有機EL素子1と電圧制御手段 Vcと全画素共通EL電源4との関係を示す等価回路図 である。この電圧制御手段Vcは、選択トランジスタ3 と駆動トランジスタ2とから構成されている。

[0003]

【発明が解決しようとする課題】上記した従来の1 画素2セルTFT構造の有機ELディスプレイでは、駆動TFT2のゲートバイアスの変化によってチャネルに流れる電流を変えることにより、画素ELの発光輝度を変化させることで階調を表現している。このため、たとえば256階調を実現しようとすると、パネル内の各画素の駆動TFT2の線形領域での特性バラツキが256階調の制御に要求される範囲内になければならず、そのような均一な特性のTFTパネルの製造は実現が困難であるという問題がある。

【0004】この発明が解決しようとする課題は、制御性のよい階調表示が行えると共に、低消費電力動作が可能な電界発光表示装置の駆動方法を得るにはどのような手段を講じればよいかという点にある。

[0005]

【課題を解決するための手段】請求項1記載の発明は、電界発光表示装置であって、それぞれ一対の電極を有し、電圧の印加に応じて発光する複数の電界発光素子と、前記各電界発光素子の前記一対の電極の一方のそれぞれに接続され、各アドレス期間に、接地電圧或いは一定電圧値の駆動電圧のいずれか一方を、前記各アドレス期間に対応した各発光設定期間に発光すべき電界発光素子に、出力する複数の第1スイッチング回路と、前記各電界発光素子の前記一対の電極の他方のそれぞれに接続30され、前記各発光設定期間に、前記接地電圧或いは前記駆動電圧の他方を、前記全電界発光素子に出力する第2スイッチング回路と、を具備することを特徴としている。

【0006】請求項1記載の発明では、各発光設定期間に発光すべき電界発光素子を予め選択して、対応する各アドレス期間に接地電圧或いは一定電圧値の駆動電圧の一方を印加しているので、各発光設定期間に全電界発光素子の一対の電極の他方に接地電圧或いは駆動電圧の他方を印加すれば、選択された電界発光素子のみが各発光 40設定期間に発光することができる。したがって、複数の発光設定期間中に選択的に電界発光素子を発光することにより、言い換えれば、選択された発光設定期間の総時間に応じて、各電界発光素子の見かけ上の発光輝度を制御することができる。

【0007】請求項2記載の発明は、前記電界発光素子はマトリクス状に配列され、1フレーム期間は、前記複数のアドレス期間と、各アドレス期間にそれぞれ対応し且つ互いに異なる長さの時間である複数の発光設定期間と、からなることを特徴としている。請求項2記載の発

明では、各発光設定期間の時間の長さが互いに異なるので、階調に応じた発光設定期間を選択すれば一定電圧値の駆動電圧にもかかわらず、それぞれの画素が1フレーム期間に少ない選択数で多くの輝度階調数の発光を実現することができる。

【0008】請求項3記載の発明は、前記第1スイッチング回路は、走査電圧が供給される走査ラインにゲート電極が接続され且つ信号電圧が供給される信号ラインにドレイン電極が接続された選択トランジスタと、ゲート電極が前記選択トランジスタのソース電極に接続され、且つドレイン電極が前記電界発光素子に接続されると共に、ソース電極が接地或いは前記駆動電圧のいずれか一方を出力する駆動電源に接続された駆動トランジスタと、を備えることを特徴としている。請求項3記載の発明では、アドレス期間に選択された電界発光素子に、発光設定期間中に容易に接地電圧或いは一定電圧値の駆動電圧の一方を印加できるようチャージできる。

【0009】請求項4記載の発明は、前記走査電圧および前記信号電圧は、それぞれの特性に応じたオン/オフの2値信号であることを特徴としている。また、請求項5記載の発明は、前記第2スイッチング回路には、オン/オフの2値信号が入力されることを特徴としている。【0010】請求項4および請求項5記載の発明では、走査電圧、信号電圧および第2スイッチング回路がオン/オフの2値信号で制御できるので、選択トランジスタ、駆動トランジスタ、第2スイッチング回路のV-I特性に多少のばらつきがあっても、飽和電流領域の電圧を印加すれば、良好に輝度階調を制御することができる。

【0011】請求項6記載の発明は、前記各発光設定期間の時間の長さの比率は、それぞれ2のn乗(nは0以上の整数)のいずれかであることを特徴としている。

【0012】請求項7記載の発明は、電圧の印加に応じて発光する複数の電界発光素子を有する電界発光表示装置の駆動方法において、1フレーム期間が、それぞれ任意の前記電界発光素子を選択する、複数のアドレス期間を備え、且つそれぞれの前記アドレス期間の後に、当該アドレス期間で選択された前記電界発光素子に駆動電圧を供給する、互いに異なる長さの時間に設定された駆動電圧供給期間を備えることを特徴としている。

【0013】請求項7記載の発明では、各アドレス期間に、次の駆動電圧供給期間に発光すべき電界発光素子を予め選択して、駆動電圧供給期間に発光させるが、各駆動電圧供給期間の時間の長さが互いに異なるので、それぞれの画素が、階調に応じた駆動電圧供給期間を選択すれば一定電圧値の駆動電圧にもかかわらず、1フレーム期間に少ない選択で多くの輝度階調数の発光を実現することができる。

[0014]

0 【発明の実施の形態】以下、この発明に係る電界発光表

示装置の駆動方法の詳細を図面に示す実施形態に基づい て説明する。なお、駆動方法の説明に先駆けて、電界発 光表示装置の構成について説明する。図1は本実施形態 に係る電界発光表示装置の駆動回路図である。同図に示 すように、電界発光素子としての有機EL素子101 が、X-Yマトリクス状に配置されたそれぞれの画素領 域に形成されている。これらの画素領域は、複数の走査 ラインXと複数の信号ラインYとがそれぞれ交差する部 分に形成されている。1つの画素領域には、走査ライン Xおよび信号ラインYに接続された選択トランジスタQ 1と、この選択トランジスタQ1にゲートが接続された駆 動トランジスタQ2とが設けられている。この駆動トラ ンジスタQ2は、有機EL素子101の一方の電極に接 続されている。そして、選択トランジスタQ1が選択さ れ、且つ信号ラインYより駆動信号が出力されると駆動 トランジスタQ2がオン状態になるように設定されてい る。この駆動信号は、ON/OFFの2値信号である。 なお、駆動トランジスタQ2は、オフ状態では有機EL 素子101に比べて充分高抵抗で、オン状態では有機E L素子101に比べて無視できるほど充分低抵抗となる ようにその特性が設定されている。

【0015】図2は、この電界発光表示装置の1画素部分の等価回路図である。同図に示すスイッチ S_1 は有機 E L 素子101の一方の電極に接続されており、このスイッチ S_1 の閉じている状態で、有機E L 素子101の発光が可能となる。また、スイッチ S_2 は、有機E L 素子101の他方の電極側に接続されており、全画素に共通に用いられるとともに、後記するサブフレーム期間内の発光時間に従って全画素を同時にオン/オフし得るようになっている。なお、図2中 P_S は一定電圧に固定された駆動電源を示している。

【0016】ここで、本実施形態における電界発光表示装置の更に具体的な構成を、図3および図4を用いて説明する。図3は、本実施形態における電界発光表示装置の1画素部分を示す平面図である。図4は、図3のA-A断面図である。図中100は電界発光表示装置を示している。

【0017】本実施形態の電界発光表示装置100は、ガラス或いは樹脂フィルムからなる基板102の上に例えばアルミニウム(A1)でなるゲートメタル膜がパターニングされてなる、所定方向(X方向)に沿って平行かつ等間隔をなす複数の走査ライン103と、この走査ライン103に一体的な、選択トランジスタQ1のゲート電極103Aと、駆動トランジスタQ2のゲート電極103Bと、が形成されている。なお、これらゲート電極103A、103Bおよび走査ライン103、ゲート電極103A、103Bおよび基をライン103、ゲート電極103A、103Bおよび基板102の上には、窒化シリコンでなるゲート絶縁膜105が形成されている。さらに、ゲート電極103

A、103Bの上方のゲート絶縁膜105A、105B の上には、アモルファスシリコン (a-Si) でなる半 導体層106A、106Bがパターン形成されている。 また、それぞれの半導体層106A、106Bの中央に は、チャネル幅方向に沿って形成されたブロッキング層 107A、107Bが形成されている。そして、半導体 層106Aの上には、ブロッキング層107A上でソー ス側とドレイン側とに分離されたオーミック層108 A、108Aが形成されている。さらに、選択トランジ スタQ1においては、ドレイン側のオーミック層108 Aに積層されて接続する信号ライン109Aと、ソース 側のオーミック層108Aに積層されて接続するソース 電極109Bとが形成されている。このソース電極10 9 Bは、図 3 に示すように、駆動トランジスタ Q2 のゲ ート電極103Bに対して、ゲート絶縁膜105に開口 したコンタクトホール110を介して接続されている。 駆動トランジスタQ2においては、ソース側のオーミッ ク層108Bに積層されて接続するGND線111と、 一端がドレイン側のオーミック層108Bに積層されて 接続し、且つ他端が有機EL素子101の後記するカソ ード電極114に接続するドレイン電極112が形成さ れている。これら選択トランジスタQ1と駆動トランジ スタQ2は、図2に示したスイッチS1を構成している。 また、ゲート電極103Bとゲート絶縁膜105とGN D線とでキャパシタCp1が構成される。

【0018】次に、有機EL素子101の構成を説明す る。まず、上記した選択トランジスタQ1、駆動トラン ジスタQ2およびゲート絶縁膜105の上に、電界発光 表示装置100の発光表示領域全域に亙って、層間絶縁 膜113が堆積されている。そして、上記した駆動トラ ンジスタQ2のドレイン電極112の端部上の層間絶縁 膜113にコンタクトホール113Aが形成されてい る。なお、本実施形態では、駆動トランジスタQ2のド レイン電極112の端部は、1画素領域の略中央に位置 するように設定されている。そして、層間絶縁膜113 の上に、例えばMgInでなるカソード電極114が略 1 画素領域全域に亙って矩形状に形成されている。すな わち、カソード電極114は、相隣接する信号ライン1 09A、109Aと相隣接する走査ライン103、10 3とで囲まれる領域(1画素領域)を略覆うように形成 されている。このため、選択トランジスタQ1と駆動ト ランジスタQ2とは、カソード電極114で全面的に覆 われている。

【0019】さらに、図4に示すように、各画素毎にパターン形成されたカソード電極114、および層間絶縁膜113の上に、有機EL層115が発光表示領域全域に亙って形成されている。さらに、有機EL層115の上には、透明なITOでなるアノード電極116が全有機EL素子101の発光表示領域全域に亙って形成され 50 ている。また、各有機EL素子101のアノード電極1

16は、スイッチS2を介して駆動電圧Vddを供給す る駆動電源Psに接続されている。

【0020】ここで、上記した構成の電界発光表示装置 100の作用について説明する。本実施形態において は、カソード電極114が、相隣接する信号ライン10 9A、109Aと相隣接する走査ライン103、103 とで囲まれる領域(1画素領域)を略覆うように形成さ れているため、有機EL素子101は1画素領域の略全 域に亙って発光を行うことができる。また、カソード電 極114が光反射性を有するMg Inで形成されている ため、カソード電極114とアノード電極116との間 に駆動電圧が印加された場合に、有機EL層115で発 生した表示光は、下方(ガラス基板102側)に漏れる ことなくアノード電極116側に出射される。このた め、選択トランジスタQ1および駆動トランジスタQ2の 半導体層106A、106Bへ不要に光が入射するのを 防止することができ、各トランジスタの光起電力による 誤動作が生じるのを回避することができる。また、表示 光は、透明なアノード電極116側から出射されるた め、ガラス基板102などにより光吸収されることがな 20 く、輝度の高い状態で出射される。

【0021】次に、本実施形態の電界発光表示装置10 0の駆動回路系を説明する。図2の等価回路図が示すよ うに、有機EL素子101とスイッチS1、S2と駆動電 源Psとから1画素部分のEL表示回路が構成されてい る。また、上記したように、スイッチS1は、選択トラ ンジスタQ1と駆動トランジスタQ2とから構成され、有 機EL素子101に選択的に接地電位を供給(出力)す ることができる。有機EL素子101においては、アノ ード電極側に正極性の一定電圧値の駆動電圧Vddを供 給する駆動電源Psが接続され、そのカソード電極側に スイッチS1が接続され、スイッチS1を構成する駆動ト ランジスタQ2のソース電極側はGND線111を介し て接地されている。

【0022】以下、本実施形態の電界発光表示装置10 0の駆動方法について説明する。まず、本実施形態は、 電界発光表示装置100における走査ライン103の本 数を例えば480本、信号ライン109Aの本数を例え ば640本に設定する。そして、本実施形態では、図5 に示すような階調表示方式を用いる。同図に示すよう に、1フレーム期間(1枚の表示を描く期間)が16. 6 m s 固定であるとして、1フレーム期間を8つのサブ フレーム期間(サブフレーム1~8)に分割する。各サ ブフレーム期間は、アドレス書込みを行うためのアドレ ス期間 Taddとアドレス期間に対応した駆動電圧供給 期間Ton1~8とからなる。この駆動電圧供給期間T onの比率は、Ton1を1 (= 2⁰) とすると、To $n \ 2 \ d \ 2 \ (= \ 2^{1}) \$, $Ton \ 3 \ d \ 4 \ (= \ 2^{2}) \$, $Ton \ 4$ 23 (= 23) , Ton516 (= 24) , Ton616

128 (= 2⁷) となる。このような駆動電圧供給期間 において、1の駆動電圧供給期間で1という輝度を表示 するとすると、サブフレーム1のみを点灯することで1 の輝度が得られる。輝度2のときはサブフレーム2のみ を、輝度3のときはサブフレーム1とサブフレーム2 を、4のときはサブフレーム3のみを点灯するというよ うに、以下同様にして組み合わせにより合計256 (= 28) の階調を表示することが可能となる。

【0023】各サブフレームにおいては、アドレス期間 Taddにアドレス書込みが終了した後に駆動電圧供給 期間Tonの間アドレス選択された画素を同時に点灯さ せる。その次のサブフレームではアドレス期間Tadd 中にアドレス書き換えを行って駆動電圧供給期間Ton にアドレス選択された画素を同時に点灯させる。このよ うにサブフレーム1からサブフレーム8まで1フレーム 期間内に行う。アドレス選択のタイミングは、図2に示 したスイッチSIで制御し、駆動電圧供給時間はスイッ チS2のオン時間で制御することができる。すなわち、 1つのサブフレーム期間内において、走査ラインと信号 ラインとの線順次走査により、このサブフレーム特有の 表示放電期間に点灯すべき画素の選択トランジスタQ1 がオン状態となる。そして、選択トランジスタQIがオ ンになると信号ラインから選択トランジスタQ1を介し て駆動トランジスタQ2のゲート電極への書込みが行わ れ、アドレス期間 Tadd内においては駆動トランジス タQ2にチャネルが形成された状態が保持される。この アドレス期間で点灯すべき画素がすべて選択された後、 すなわちアドレス期間Tadd終了後の駆動電圧供給期 間Tonまで選択状態が保持される。駆動電圧供給期間 Ton中には、アノード電極116に接続された駆動電 源PsがスイッチS2でオンされる。この駆動電圧供給 期間は、上記したようにそれぞれのサブフレームでその 長さが設定されている。ここで、1フレーム期間中の全 アドレス期間Taddの時間の長さと駆動電圧供給期間 Ton1~Ton8の時間の長さを等しくすると、各ア ドレス期間 Taddは、1.04ms程度となり、各走 査ラインX1~X480の1駆動電圧供給期間で選択される 時間は、2.2 μ s 程度となる。

【0024】次に、本実施形態の駆動方法で階調表示が 行える原理を図6を用いて説明する。この図は、簡略化 するために、1フレーム期間を3つのサブフレームに分 割した例であり、サブフレーム1の駆動電圧供給期間 (発光時間) は1 (=2°)、サブフレーム2の駆動電 圧供給期間は2(=21)、サブフレーム3の駆動電圧 供給期間は4 (=22) とした。図6は、網状の斜線を 付した部分の画素13、22、24、31、35、4 2、44、53の輝度が高くなるように表示された例を 示している。具体的には、サブフレーム1で全画素が選 択されて輝度1の発光を行ったとすると、サブフレーム 32 (=2⁵)、Ton7は64 (=2⁶)、Ton8は 50 2、3では線順次走査により画素13、22、24、3

1、35、42、44、53のみが選択され、輝度2と輝度4が加算されたと設定する。このため、3つのサブフレームが終了した(1フレーム期間が終了した)状態では、画素13、22、24、31、35、42、44、53が輝度7となり、他の画素が輝度1であるのと比較して高輝度となる。このように、1フレーム期間を複数のサブフレームに分割することにより、アドレス期間合計と駆動電圧供給期間合計との比を変えることができるため、電界発光表示装置100の階調表示が可能となる。また、図7に示す有機EL素子の電圧一輝度一効率特性で最も効率の良い電圧値を発光駆動に用いるように設定すれば、低消費電力で発光駆動させることができる。このような原理は、1フレーム期間を8つのサブフレームに分割した場合での同様に適用できるものであり、256階調の表現も可能となる。

【0025】上記したように、本実施形態によれば、一 定の駆動電圧Vddのスイッチングをオン/オフの2値 信号で制御するスイッチSzを用い、且つ選択トランジ スタQ1と駆動トランジスタQ2にもオン/オフの2値信 号をいずれかを選択的に出力するため、図10のソース ・ドレイン間電圧VSDをソース・ドレイン間電流が飽和 電流になる範囲に設定するので、各トランジスタの電圧 VSDの1V~5V間でのV-I特性に多少のばらつきが あっても、良好に輝度階調を制御することができ、安定 した階調制御を行うことが可能となる。特に、1つの有 機EL素子に対し選択トランジスタQ1、駆動トランジ スタQ2、スイッチS2の3つのスイッチング素子が構成 している場合、それぞれのわずかな電気的特性のずれが 相乗され、1つの画素として大きく輝度階調がずれてし ます恐れがあるが、選択トランジスタQIや駆動トラン ジスタQ2およびスイッチS2は、飽和電流領域での電圧 値を用いオン/オフ制御を行うだけであるため、特性に 多少のバラツキがあった場合でもその影響を受けにくい という利点がある。また、有機EL素子101にとって 発光効率のよい電圧値を駆動電圧として設定できるた め、低消費電力化を達成することができる。

【0026】以上、本実施形態について説明したが、本発明はこれに限定されるものではなく、構成の要旨に付随する各種の設計変更が可能である。例えば、上記した実施形態においては、サブフレーム期間におけるアドレ 40 ス期間内でアドレス選択状態を保持するために、選択トランジスタQ1と駆動トランジスタQ2とを備えた構成としたが、図8の1画素等価回路で示すような構成としてもアドレス選択状態を保持することができる。同図においてQ3は選択トランジスタ、Q4は駆動トランジスタ、Cp2は容量を示している。なお、この駆動トランジスタQ4は別途容量Cp2が接続されているため、EEPROM機能を有しないTFTを用いることができる。駆動トランジスタQ4のソース・ドレインの一方が各有機EL素子101の各カソード電極に接続され、他方がス 50

イッチ S_2 を介して負電位V d d' を供給する直流電源 P s' に接続されている。有機E L素子1 O 1 は、発光表示領域全域に亙って形成されたアノード電極が接地され構造であり、駆動トランジスタ Q_4 が選択され、スイッチ S_2 がオンすると発光する。また、上記した実施形態においては、電界発光素子として直流電界で発光できる有機E L素子1 O 1 に特に有効であるが、無機E L素子やその他の電界発光素子を適用することも勿論可能である。本実施形態では、有機E L素子の発光層は電荷輸送性の異なる2 層以上の有機層から構成されてもよく、アノード電極1 1 6 上に酸素および水の侵入を防止する封止層を設けてもよい。また、基板1 O 2 側からアノード電極1 1 6 、有機2 L 2 1 3 1 4 の順に積層した構造としてもよい。

10

【0027】なお、本実施形態では、1フレーム期間中 の全アドレス期間 Taddの時間の長さと駆動電圧供給 期間Ton1~Ton8の時間の長さを等しくしたが、 選択トランジスタQ1、Q3、駆動トランジスタQ2、Q4 の特性に応じて、アドレス期間Tadd、駆動電圧供給 期間Tonの一方を長くしたり、他方を短くしたりして もよい。また、各駆動電圧供給期間Tonは短い順(T on1、Ton2、…、Ton8) に印加されるがこれ に限らず、長い順(Ton8、Ton7、…、Ton 1) でのよく、或いはTon8、Ton1、Ton5、 Ton4, Ton7, Ton2, Ton6, Ton30 順のように時間の長さの順番通りでなくてもよい。ま た、駆動電源Psが供給する駆動電圧Vddは、直流電 圧での交流でのでもよい。さらに、階調数は256階調 に限らず、複数の階調であれば256階調より多くても 少なくてもよい。

【0028】本実施形態では、選択トランジスタQ1と 駆動トランジスタQ2とからなるスイッチS1がGND線 111に接続され、駆動電圧供給期間 T にオンするスイ ッチS2が駆動電源Psに接続されているが、図9に示 すように、有機EL素子101のアノード電極側のスイ ッチS2を駆動電源Psを介さずに直接接地させ、有機 EL素子101のカソード電極側のスイッチSIの駆動 トランジスタQ2をGND線111の代わりに負極性の 一定値の駆動電圧Vdd′を供給する駆動電源Ps′に 接続させてもよい。この場合であっても、走査ライン X、信号ラインYに、それぞれ2値信号のいずれかを出 カし、有機EL素子101のアノード電極に接続された スイッチS2を2値信号でオン、オフ制御することがで きる。すなわち、アドレス期間Taddには、選択され た有機EL素子101のカソード電極側に駆動電圧Vd d'が供給され、駆動電圧供給期間Tonに全スイッチ S2がオンされ、有機EL素子101のアノード電極が 接地され発光する。

【0029】さらに、本実施形態では、有機EL素子101をスイッチS1の上方に形成したが、スイッチS1と

同一平面上に形成してもよい。なお、この場合は、基板 102側からアノード電極116、有機EL層115、カソード電極114の順に積層して形成すれば、仕事関数の低く酸化されやすい材料からなるカソード電極114をアノード電極116、有機EL層115の形成工程により劣化させることがない。

[0030]

【発明の効果】以上の説明から明らかなように、この発明によれば、電界発光表示装置を制御性よく階調表示できる共に、低消費電力動作を可能にするという効果を奏 10 する。

【図面の簡単な説明】

【図1】本発明の実施形態に係る電界発光表示装置の駆動回路図。

【図2】本実施形態における電界発光表示装置の1 画素 部分の等価回路図。

【図3】本実施形態における電界発光表示装置の平面 図。

【図4】図3のA-A断面図。

【図5】本実施形態の駆動方法示す説明図。

【図6】1フレーム期間を3サブフレームに分割した場合の階調表示原理を説明する説明図。

12 【図7】本実施形態における有機EL素子の電圧-輝度 -効率特性を示すグラフ。

【図8】本発明を適用し得る電界発光表示装置の1画素部分を示す等価回路図。

【図9】本発明の他の実施形態に電界発光表示装置の駆動回路図。

【図10】従来の電界発光表示装置の1画素部分を示す 等価回路図。

【図11】従来の電界発光表示装置における駆動TFT) 2の、ゲート電圧(Vg)とチャネル抵抗との関係を示 すグラフ。

【図12】従来の電界発光表示装置の1画素における有機EL素子1と電圧制御手段Vcと全画素共通EL電源4との関係を示す等価回路図。

【符号の説明】

100 電界発光表示装置

101 有機EL素子

103 走査ライン


109A 信号ライン

Q1 選択トランジスタ

Q2 駆動トランジスタ

S2 スイッチ


[図1]




[図12]









【図8】




【図3】



【図4】





【図5】



【図10】

【図6】





[図9]

